AI 智能体 12 小时从 219 字规格书设计出完整 RISC-V CPU
Tom's Hardware 报道,一个 AI 智能体仅凭 219 字的规格说明,在 12 小时内设计出完整的 RISC-V CPU。该成果展示了 AI 在芯片设计自动化方面的潜力。若可复现,将显著缩短硬件设计周期。
共 6 篇相关资讯,按重要度与时间排序,每 3 小时更新。
Tom's Hardware 报道,一个 AI 智能体仅凭 219 字的规格说明,在 12 小时内设计出完整的 RISC-V CPU。该成果展示了 AI 在芯片设计自动化方面的潜力。若可复现,将显著缩短硬件设计周期。
开发者将一颗 32 位 RISC-V CPU 编译后直接嵌入 Qwen3.5-4B 的权重中,利用模型 Gated DeltaNet 状态作为内存,可在前向传播中运行 C 与 MicroPython 代码并通过官方 riscv-tests。该实验模型在算术任务上表现优于无工具基线,且文本行为与原始…
RISC-V 生态在 AI 与高性能计算领域取得新进展,玄铁发布车规级 IP,服务器芯片方案同步亮相。这显示开源指令集正从嵌入式向数据中心与智能汽车等高算力场景延伸。
一个名为 Qwenputer 的项目展示了在 Qwen3.5 模型内部实现可运行、确定性的 RISC-V CPU 模拟。该项目在 Hacker News 上引发关注,体现了大模型作为计算基底的探索性尝试。
Upbeat 推出基于 SiFive RISC-V 架构的 Bluemag Pi 无人机控制器,内置板载 AI 推理能力。该产品在 CEATEC 2026 期间发布,主打在无人机端侧直接运行 AI 计算,减少对云端依赖。
论文将 LLM 视为预言机,在双栈下推自动机上扩展一条指令,构建出可同时刻画工作流与智能体的抽象机器。研究通过存储与转移的两次对称破缺,把智能体程序视为预言机程序的操作系统,并据此建模缓存与调度。作者还提出扩展 RISC-V 指令集与类 Linux 系统 ArchNights,并计划开源。
2026-W44Qwen 本周两条研究都指向同一方向:让模型直接模拟硬件。10-29 的 Qwenputer 模拟 RISC-V CPU,10-30 的 Qwen3.5-4B 内嵌 NES 模拟器,各获 2 篇报道。相比此前偏重基准分数,这轮讨论转向模型对底层系统的执行能力,但均为小规模实验,尚难外推。