★ 3
LLM 智能体能否用更高层抽象设计更好的芯片
研究比较了直接RTL设计、基于智能体的HLS设计及多种精修流程，提出AHRR（智能体HLS设计+HLS后RTL精修）组合工作流。在11项任务的基准测试中，AHRR相比直接RTL设计取得2.6倍几何平均加速。结果表明HLS可将设计知识蒸馏为智能体可用的抽象，而RTL精修能恢复底层优化机会。
arXiv cs.AI42 天前
#FPGA
共 4 篇相关资讯，按重要度与时间排序，每 3 小时更新。
★ 2
综述：FPGA 与集成电路上的强化学习硬件加速
一篇 arXiv 综述梳理了 100 余项在 FPGA 与集成电路平台上实现强化学习的研究，按算法族、抽象层级与硬件实现策略分类。文章比较了资源占用、延迟、吞吐与功耗，并总结可复用的架构模式与开放挑战，为 RL 专用硬件设计提供统一参考。
arXiv cs.LG11 天前
★ 2
FairCompressAgent：面向 FPGA 部署的公平感知压缩智能体
公平感知模型压缩需在精度、公平性与部署成本间权衡，方法组合或需求变更时决策更难。论文提出 FairCompressAgent，通过统一算子接口整合公平感知剪枝、增量量化与稀疏低秩分解，由语言模型规划器依据模型画像与实测结果选择配置。在 Fitzpatrick-17k 与 VGG-11 上，精度约束…
arXiv cs.AI46 天前
★ 2
DiffLUT-Net：可微训练FPGA查找表网络
该论文提出DiffLUT-Net，一种由六输入查找表（LUT）构成、可从零训练的原生FPGA网络。方法通过可微LUT函数松弛与硬件源选择，联合学习LUT的64个真值表项及其六个输入端口来源。训练后真值表与连接被离散化，可剪枝冗余逻辑并直接导出为可综合Verilog，在五个基准上取得良好的精度-资源…
arXiv cs.LG53 天前